英特尔展示新的芯片封装能力

英特尔展示新的芯片封装能力

英特尔展示新的芯片封装能力

包装也许从来不是热门话题中的热门话题。由于摩尔定律似乎不再像以前那样具有影响力,因此,更好的计算的另一条途径是在同一封装内将芯片更紧密地连接在一起。

在最近的Semicon West活动上,英特尔展示了三项与封装相关的新研究成果。第一种方法结合了两种现有技术来更紧密地集成小芯片,这些小芯片是将较小的芯片封装在一起而形成的系统,通常将其作为单个芯片生产。第二项工作是通过在3D芯片堆栈的顶部添加管芯来提高功率传输效率。最终的研究工作是对英特尔的芯片到芯片之间的接口(称为高级接口总线(AIB))进行改进。

第一项工作名为“ Co-EMIB”,本质上是一种将两种现有的英特尔封装技术进行组合的方法:EMIB(用于嵌入式多管芯互连桥)和Foveros。前者通过使用嵌入封装有机基板中的一小片硅,在短距离上桥接两个小芯片。可以使硅上的互连线比有机基板上的互连线更窄,并且可以更紧密地封装在一起,以形成高带宽的芯片到芯片连接。这种方法已用于生产像Intel的Stratix 10 FPGA这样的系统,该系统实际上是一个FPGA小芯片,与同一封装中的两个高带宽DRAM和四个高速收发器小芯片链接。

Foveros是英特尔的3D芯片堆叠技术。这项技术允许仅50微米距离的管芯到管芯的连接,然后导致高带宽的垂直连接。硅通孔(TSV)是垂直穿过底部芯片的硅,然后将叠层连接到封装基板的导体。

将两者结合到Co-EMIB中,可使两个或多个Foveros堆栈通过高密度EMIB桥接器进行通信,以构建更复杂的系统。由于连接之间只有几微米的距离,因此使用难以形成完美平面的有机基板以及要形成较大面积的图案的有机基板就变得非常困难。

英特尔组件研究与技术开发小组的研究员Johanna Swan说:“其规模越来越关键地取决于您如何在组装过程中保持所有尺寸公差。”为了管理结构的尺寸,过程技巧变得越来越重要。我们能够显示出一种在较大区域上保持尺寸稳定性的途径。”

第二项研究工作是英特尔的全方位互连(ODI),从本质上讲,它可以实现类似EMIB的垂直连接。它们比典型的硅通孔要大,宽约70微米,而普通TSV的通孔只有10微米。大直径使其特别适合于向3D堆栈中的顶部裸片传递功率。 “在扩展该区域时,您将获得更清洁,更高效的电力传输,” Swan补充道。

根据英特尔的Semicon West演讲,第三次尝试的产品MDIO将于2020年上市。与AIB的63 GB / s-mm相比,它每毫米的芯片边缘每秒提供200 GB的数据,而与AIB的0.85相比,它每位使用0.50皮焦耳。英特尔将MDIO与台积电的LIPINCON技术进行了比较,该技术也有望在2020年实现,并以每比特相同的皮焦耳提供67 GB / s-mm的速度。

英特尔R&D声称它将继续尝试增加在给定区域内可用的凸块数量(芯片的焊球开/关斜道)。最终,通过这些研究工作,消除焊料是其主要目标。焊料和铜互连之间的金属间界面限制了电流,因此芯片制造商现在正在探索一种称为“混合键合”的技术,该技术使用介电材料和热量将一个芯片的铜垫连接到另一个而不使用焊料。